【NEWS】NTT R&Dフォーラム2016 報告（1）8K/60p HEVCリアルタイムエンコーダをデモ　専用LSIチップ「NARA」搭載、画面4スライス分割による並列エンコード方式で高効率化

　日本電信電話株式会社（NTT）は、2月17日から19日、NTT武蔵野研究開発センターにおいて、「NTT R&Dフォーラム2016」を開催した。会場では2月15日に発表したH.265/HEVCリアルタイムエンコーダLSI「NARA」を4つ連携動作させた8K/60p映像対応HEVCリアルタイムエンコーダを展示。デモでは、日立国際の8Kカメラで会場を撮影した8K/60p 85Mbps映像をリアルタイムでエンコードし、光ケーブルでデコーダへ伝送し、シャープの8Kモニターに表示した。
　8K映像のリアルタイムエンコード処理はこれまで、複数のエンコーダボードで実現していたが、今回は1ボード上に、HEVCエンコーダLSI 4チップと周辺回路を搭載している。入力映像信号のインタフェースボード等を含め、5U（高さ222mm）程度と、大幅な小型化・経済化を実現した。
　搭載したチップは、4K/60p対応HEVCリアルタイムエンコーダLSI「NARA」。7680画素×4320画素の8K映像を4つの画像に分割し、「画面4スライス分割による並列エンコード方式」によるエンコードを実施している。4つのチップを連携動作させ、チップ間で相互に参照画像を転送することで、分割している境界の部分をまたぐ動きに対応した効率的なエンコード処理を可能にしている。これまでは、FPGAベースによる複数のエンコーダボードでこの方式を用いていたが、専用LSIを用いることでより高画質・高効率化を実現しているという。同時に、汎用PCIeバスを採用することで、経済的で柔軟な実装ができる。
　今後さらに製品化へ向けて小型化が進められるという。